This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

SEMICONDUCTOR STORAGE DEVICE Patent Number: JP1112590 Publication date: 1989-05-01 FUJIWARA ATSUSHI; others: 01 Inventor(s): Applicant(s):: MATSUSHITA ELECTRIC IND CO LTD Requested Patent: ☐ JP1112590 JP19870269654 19871026 Application Priority Number(s): IPC Classification: G11C11/34 EC Classification: Equivalents: **Abstract**

PURPOSE:To attain high-speed readout and also to reduce the capacity of bit lines and the area of chips by detecting a potential difference on a bit line pair by a sense transistor (TR), and connecting it to a sub-bit line via the readout TR.

CONSTITUTION: In reading out the information of, e.g., a memory cell 48, at first a word line 49 is selected and a signal charge is read by a bit line 1. In selecting a readout signal line 50 next, the charge in the sub bit line 25 flows through a TR 17 and a sense TR 9 and the charge in the sub-bit line 26 flows through a TR 18 and the sense TR 9. A potential difference caused between the bit lines 25 and 26 is amplified by a sense amplifier 29. In selecting a write signal line 51, the potential difference between the bit lines 1 and 2 is further amplified. Moreover, the original data is written again in the cell 48 simultaneously. Thus, the bit line capacity and the chip area are reduced and high-speed readout is attained.

平1-112590 @ 公 開 特 許 公 報 (A)

@Int_Cl_4

識別記号

庁内整理番号

❷公開 平成1年(1989)5月1日

G 11 C 11/34

362

B - 8522 - 5B

審査請求 未請求 発明の数 1 (全4頁)

49発明の名称 半導体記憶装置

> ②特 願 昭62-269654

願 昭62(1987)10月26日 29出

四発 明 者 原

淳 俊 郎

大阪府門真市大字門真1006番地 松下電器産業株式会社内 大阪府門真市大字門真1006番地 松下電器產業株式会社内

ш ⑫発 明 者 松下電器產業株式会社 ⑪出 願 人

大阪府門真市大字門真1006番地

弁理士 中尾 敏男 20代 理 人

外1名

1、発明の名称

半導体記憶装置

2、特許請求の範囲

ゲート電極に第1のピット線を接続した第1の センス用トランジスタと、このセンス用トランジ スタのドレイン電極を第1の副ピット線に接続す る読みだしトランジスタと、前記ピット線と対をなす 第2のピット線をゲート電極に接続した第2のセ ンス用トランジスタと、この第2のセンス用トラ ンジスタのドレイン電極を前記副ピット級と対を なす第2の副ピット線に接続する第2の読みだし トランジスタと、前記第1,第2の副ピット線上 に出力された相補型出力を増幅するセンスアンプ と、前記第1の副ピット線と前記第2のピット線 を接続する第1の番き込みトランジスタと、前記 第2の副ピット線と前記第1のピット線を接続す。 る第2の哲き込みトランジスタを備えてなる半導 体記憶装置。

3、発明の詳細な説明

産業上の利用分野

本発明は半導体記憶装置に関するものである。 従来の技術

第2図は従来のDRAMのメモリセルアレイ構 を示す図である。ピット線対101と102、 103と104はそれぞれセンスアンプ105, 10日に接続されている。ととで、第2図中に示 すメモリセル107左いし108はワード線109 に接続されており、各メモリセルは第3図に示す よりに信号電荷蓄積用コンデンサ201がゲート 電板をワード線1 O 9 に接続した読みだし用MOS トランジスタ202を介してピット級203亿接 棿されている。

メモリセル10Tからデータを読み出す場合の 動作を説明する。まず、ワード線109が選択さ れ、メモリセル107内の読みだし用MOSトラ ンジスタが導通し信号電荷がビット線101に読 み出され、その結果、ピット線101とピット線 102間に微小な電位差を生じ、これをセンスア ンプ105で増幅し、デコーダ110亿より指定 されたMOSトランジスタ111,112を介してデータ扱113,114に借号電圧が読み出される。

発明が解決しよりとする問題点

問題点を解決するための手段

本発明の半導体記憶装置は、ゲート電極にビット線を接続したセンス用トランジスタと、 このセ

ことができ、さらに書き込みトランジスタを通し てピット線に正帰環がかかるので高速の読み出し が可能になるものである。

実 施 例

以下、本発明の実施例を図面を容照して説明する。

 ンス用トランジスタのドレイン電極を副ピット線 に接続する読み出しトランジスタと、前記ピット線 を対をなす第2のピット線をゲート電極に接続 した第2のセンス用トランジスタと、この第2の センス用トランジスタのドレイン電極を統するの センス用トランジスタのドレイン でを放けるがでするがでするがです。 上に出力された相補型出力を増幅ですった がいまれたがでするがです。 すると、第1の副ピット線を接続する すると、第2の と、第1の副ピット線を接続する すると、第2の き込みトランジスタと、第2の き込みトランジスタと、第2の き込みトランジスタと、 はいまれた。 できる。 できる。

作 用

ピット線対上の電位差をセンス用トランジスタで検出し、その信号を読み出しトランジスタを介して副ピット線に接続することによりひとつのピット線に接続されるメモリセルの数を少なくし、ピット線容量の低減をはかりながら、ビット線の分割数が増加してもセンスアンプ、コラムデコーダの数は増加しないのでチップ面積の増加を防ぐ

ジスタ40ないし47を介して副ピット線25ないし28に接続されている。

次に、第1図に示したとの発明の突施例の動作 の概略について説明する

まず、副ピット線25ないし28と、ピット線 1 ないし8を V_{co}/2 化プリチャージしておく。

たとえばメモリセル48の竹報を読み出す場合、まず、ワード線49が選択され、メモリセル48内のスイッチングトランジスタが導通し、信号電荷がピット線1 に読み出され、その結果ピット線1の電位と1ビット線2の電位の間に嵌小な電位差が生じる。

次に、読みだし信号線 6 O を選択すると読みだしトランジスタ1 T と読みだしトランジスタ1 8 が導通し副ピット線 2 6 の電荷は読みだしトランジスタ1 T とセンス用トランジスタ9 を通して流れ、副ピット線 2 6 の電荷は読みだしトランジスタ1 B とセンス用トランジスタ1 Oを通して流れる。 このとき、ピット線 1 の電位とピット線 2 の電位の間に電位差があるためにセンス用トランジ

スタ9とセンス用トランジスタ1 Oを流れる電荷 盤に差が生じる。

その結果、副ビット線26と副ビット線26の間に電位差が生じる。この電位差をセンスアンア29によって増幅する。副ビット線26と副ビット線26の間の電位差がある程度増幅されたところで啓き込み信号線51を選択し番き込みトランジスタ40,41を導通にすると聞いり、線1が接続され、ビット線1とピット線26とピット線1が接続され、ビット線1とピット線26と間ピット線26の電位表は急激に増幅される。また、それと同時にメモリセル48にもとのデータが再替き込みされ

以上のように、6個のトランジスタを設けるだけでピット線対を分割することができるのでピット線の分割に伴うチップ面積の増加を防ぎながらピット線の容量を低波することができ、さらにピット線には、書き込み用トランジスタを通して正帰還がかかるので高速の読み出しが可能になる。

節 1 図

49

発明の効果


本発明によれば、ビット線を多数に分割することができるため、ひとつのビット線に接続されるメモリセルの数を少をくすることができ、その結果、ビット線容量の低減が可能である。また、ビット線を分割したためのチップ面積の増加を小さく抑え、ビット線に正帰還をかけることにより高速の読み出しを可能にする。

4、図面の簡単な説明

第1図は本発明の実施例における半導体記憶装置の構成図、第2図は従来における半導体記憶装置の構成図、第3図は第2図中に示したメモリセルの実際の構成を示す回路図である。

1~8……ビット線、9~18……センス用トランジスタ、17~24……読みだしトランジスタ、25~28……副ビット線、28,30……センスアンプ、40~47……客を込みトランジスタ。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名




1~8~ビット線 9~16…センス用トランシスタ 17~24…読み出レトランシスタ 25~28…副ビット線 29,30…センスアンプ 31~34…コラムスイッチ 38,39…デコード信号 40~47…普き込みトランシスタ

30

35 36

\$ 2 B



ま 3 図

